Sistema vestível para a detecção de quedas em hardware reconfigurável

Abstract

Os acidentes como as quedas podem ocorrer durante as atividades diárias de uma pessoa, sendo uma das principais fontes de morbidade e mortalidade na população idosa. A detecção em tempo real das quedas e a respectiva comunicação para um centro de emergências, cuidador ou familiar da pessoa, pode permitir assistência médica rápida, aumentando assim a sensação de segurança e reduzindo algumas das consequências negativas das quedas. O presente trabalho descreve o desenvolvimento de um sistema de detecção de quedas baseado em um sensor de aceleração e um microfone colocados no pulso do usuário, arquiteturas em hardware do algoritmo de detecção de quedas implementadas em um FPGA e um dispositivo bluetooth, encarregado de enviar a alarme gerada pelo algoritmo para um smartphone com um aplicativo Android, o qual envia uma mensagem de alerta para um contato previamente estabelecido. O algoritmo para detecção de quedas está baseado em uma rede neural artificial e em um avaliador de limiares de som. A partir da identificação de um padrão no sinal de aceleração que possuem as quedas e que está constituída por 138 amostras, em conjunto com um processo de filtragem, discretização no tempo e normalização do sinal, foi treinada a rede neural artificial no Matlab, utilizando um conjunto de movimentos realizados por 12 voluntários, composto por 170 quedas e 170 atividades da vida diária. Por outro lado, o avaliador de limiares de som, foi implementado devido a que a rede pode classificar erradamente alguns movimentos da vida diária como uma queda usando como entrada o valor da aceleração. O avaliador está encarregado de avaliar dois limiares (superior e inferior) do sinal de som e quando estes são alcançados e a rede informa da detecção de uma queda, o sistema gera um alarme. A rede neural artificial foi mapeada em hardware em três arquiteturas diferentes: Paralela, Semiparalela e Serial, fazendo uso de operadores em ponto flutuante de 27 bits. Uma comparação entre as três arquiteturas em termos de precisão nos cálculos, consumo de energia, frequência máxima de operação, quantidade de recursos empregados e tempos de execução, permitiu escolher a melhor entre elas, para ser implementada no protótipo do sistema de detecção de quedas. A arquitetura escolhida e o avaliador de limiares foram mapeados em FPGA na placa de desenvolvimento Arty-Z7 (chip xc7z020clg400-1 da Xilinx) operando a uma frequência de 83.33 MHZ. Para a avaliação do sistema de detecção, participaram cinco voluntários, os quais fizeram 100 quedas e 225 atividades da vida diária. Os resultados mostraram que o sistema proposto obtém um 94,0% de sensibilidade, um 92.4% de especificidade e um 92,9% de precisão, os quais permitem demostrar que os algoritmos de detecção de quedas implementados no FPGA possuem uma boa capacidade de generalização, a qual possibilita a detecção de quedas independentemente das características físicas dos usuários.